處理器設(shè)計自動化和可定制RISC-V處理器知識產(chǎn)權(quán)(IP)的領(lǐng)導(dǎo)者Codasip日前宣布，將通過 Intelò Pathfinder for RISC-V*計劃專業(yè)版提供其 32 位IP核 L31。通過加入該計劃，Codasip 正在通過使用英特爾的FPGA 使其屢獲殊榮的嵌入式 RISC-V 技術(shù)更易于用于原型設(shè)計、量產(chǎn)設(shè)計或研究目的。
在SoC的設(shè)計過程中，利用FPGA進(jìn)行架構(gòu)探索和了解 IP 的不同配置和組合大有裨益，特別是在 SoC 開發(fā)周期的早期階段。英特爾此前剛剛宣布了其Pathfinder for RISC-V計劃，提供了一個利用其FPGA板卡對接RISC-V處理器和外設(shè) IP 的通用環(huán)境。
“FPGA 是電子行業(yè)中進(jìn)行原型設(shè)計和實(shí)現(xiàn)量產(chǎn)的重要組成部分，”Codasip 首席營銷官 Rupert Baines 表示?！拔覀儦g迎英特爾對該計劃的投資，該公司對 RISC-V 的明確承諾將使整個 RISC-V 生態(tài)系統(tǒng)受益。我們很榮幸成為這項(xiàng)倡議的一部分，從而助力我們的客戶在開發(fā)他們的RISC-V SoC時可以利用英特爾?的FPGA?！?/FONT>
英特爾 RISC-V投資基金總經(jīng)理 Vijay Krishnan 說道：“RISC-V 的快速發(fā)展為構(gòu)建產(chǎn)品和解決方案開辟了新途徑。我們正在努力圍繞一個共同的愿景去激勵RISC-V生態(tài)系統(tǒng)，以加速其部署進(jìn)程。為了實(shí)現(xiàn)這一目標(biāo)，我們很高興看到 Codasip 通過Intel Pathfinder for RISC-V賦能其處理器 IP?！?/FONT>
同理，最好在設(shè)計周期的早期階段就開始開發(fā)軟件。該計劃包括一個統(tǒng)一的集成開發(fā)環(huán)境(IDE) 和軟件協(xié)議棧，該軟件協(xié)議棧包括軟件工具鏈和常用操作系統(tǒng)，從而為嵌入式軟件開發(fā)人員提供必需支持。
在合作項(xiàng)目中，英特爾 FPGA 板卡和英特爾軟件協(xié)議?？梢耘cCodasip L31 RISC-V IP核的位圖文件結(jié)合使用。這有利于物聯(lián)網(wǎng)(IoT)和邊緣 AI 等應(yīng)用程序的開發(fā)人員。
Codasip L31 是一款 32 位嵌入式 RISC-V處理器核，該IP核支持 RV32IMCB 指令集。該內(nèi)核擁有3 級流水線和一系列配置選項(xiàng)，包括高速緩存和緊密耦合的存儲器。
（轉(zhuǎn)載）
